

# ÍNDICE DAS SIMULAÇÕES

Simulação 2.1 – Portas lógicas .....	37
Simulação 2.2 – Circuitos combinatórios.....	47
Simulação 2.3 – <i>Multiplexers</i> .....	50
Simulação 2.4 – Descodificadores .....	54
Simulação 2.5 – PROMs ( <i>Programmable Read Only Memories</i> ).....	56
Simulação 2.6 – Trinco SR.....	58
Simulação 2.7 – Trincos D .....	59
Simulação 2.8 – Bâsculas D.....	62
Simulação 2.9 – Registos .....	64
Simulação 2.10 – Lógica de três estados.....	66
Simulação 2.11 – Contadores.....	72
Simulação 2.12 – Registos de deslocamento.....	74
Simulação 2.13 – Máquina de estados simples .....	78
Simulação 2.14 – Máquinas de estados microprogramadas .....	85
Simulação 2.15 – Soma e subtracção .....	102
Simulação 3.1 – Utilização de RAMs .....	119
Simulação 3.2 – Unidade de dados.....	129
Simulação 3.3 – Funcionamento do PEPE-8.....	149
Simulação 3.4 – PEPE-8: programação em <i>assembly</i> .....	162
Simulação 3.5 – PEPE-8: contagem de <i>bits</i> .....	165
Simulação 3.6 – Funcionamento dos periféricos.....	172
Simulação 3.7 – Semáforo simples .....	175
Simulação 3.8 – Semáforo de peões.....	177
Simulação 4.1 – <i>Bits</i> de estado.....	209
Simulação 4.2 – Transferência de dados entre registos .....	219
Simulação 4.3 – Inicialização um registo com uma constante .....	222
Simulação 4.4 – Acesso à memória em 16 <i>bits</i> com índice variável.....	226

Simulação 4.5 – Acesso à memória em 16 <i>bits</i> sem índice .....	227
Simulação 4.6 – Acesso à memória em 16 <i>bits</i> com índice constante.....	229
Simulação 4.7 – Acesso à memória em 8 <i>bits</i> .....	235
Simulação 4.8 – Acesso à memória em 8 e 16 <i>bits</i> .....	237
Simulação 4.9 – Soma e excesso: série de Fibonacci.....	240
Simulação 4.10 – Multiplicação e excesso: factorial.....	243
Simulação 4.11 – Divisão: números primos .....	244
Simulação 4.12 – Divisão: factorização de um número .....	245
Simulação 4.13 – Expressões booleanas .....	250
Simulação 4.14 – Instruções SET, CLR e CPL.....	252
Simulação 4.15 – Instrução BIT .....	254
Simulação 4.16 – Máscara AND.....	256
Simulação 4.17 – Máscara OR .....	259
Simulação 4.18 – Máscara XOR .....	260
Simulação 4.19 – Deslocamentos lineares lógicos .....	265
Simulação 4.20 – Deslocamentos e máscaras .....	265
Simulação 5.1 – Ordenação por bolha.....	284
Simulação 5.2 – Directiva PLACE.....	294
Simulação 5.3 – Ordenação por bolha com apontadores.....	297
Simulação 5.4 – Chamada de rotinas com RL.....	321
Simulação 5.5 – Chamada de rotinas com a pilha.....	331
Simulação 5.6 – Guarda de registos nas rotinas .....	340
Simulação 5.7 – Ordenação por bolha com guarda de registos .....	342
Simulação 5.8 – Contextos de rotinas .....	356
Simulação 5.9 – Recursividade .....	358
Simulação 5.10 – Tabelas de uma só dimensão .....	368
Simulação 5.11 – Tabelas multidimensionais .....	373
Simulação 5.12 – Tabela de apontadores para dados .....	376
Simulação 5.13 – Tabela de apontadores para rotinas.....	378
Simulação 5.14 – Listas ligadas .....	389
Simulação 6.1 – Descodificação de endereços.....	434
Simulação 6.2 – Endereçamento de <i>byte</i> .....	446

Simulação 6.3 – Ciclos de acesso à memória e periféricos .....	451
Simulação 6.4 – Prolongamento dos acessos .....	459
Simulação 6.5 – Funcionamento básico das interrupções .....	475
Simulação 6.6 – Espera activa.....	509
Simulação 6.7 – Transferência de dados por interrupções .....	510
Simulação 6.8 – Transferência de dados por DMA.....	514
Simulação 7.1 – Circuito simples microprogramado .....	587
Simulação 7.2 – Microprogramação.....	594
Simulação 7.3 – Processamento em estágios.....	621
Simulação 7.4 – <i>Caches</i> .....	642
Simulação 7.5 – Memória virtual .....	663
Simulação 7.6 – Multiprogramação .....	671
Simulação 7.7 – Exclusão mútua .....	675
Simulação 7.8 – Programação cooperativa .....	682
Simulação 7.9 – Protecção .....	685
Simulação B.1 – Programação com um microcontrolador (CREPE).....	724

