Registo de Estado (RE)

Voltar

O RE (Registo de Estado), contém os bits de estado e de configuração que interessa salvar (na chamada de rotinas e atendimento de excepções) e repôr (no retorno), com a disposição e significado indicados na figura e tabela seguintes. A operação de reset do processador coloca todos os bits do Registo de Estado a 0.

 

 

Se o RE for o destino de uma operação, no RE fica exactamente o resultado dessa operação. Neste caso em particular, os bits de estado não são afectados pelo valor do resultado (Zß1 se o resultado for 0000H, por exemplo) como nas outras operações, mas ficam directamente com os bits correspondentes do resultado.

Bit

Sigla

Nome e descrição

Tipo

0

Z

Zero. Este bit é colocado a 1 pelas operações da ALU que produzem zero como resultado.

Estado

1

N

Negativo. Este bit é colocado a 1 pelas operações da ALU que produzem um número negativo (bit de maior peso a 1) como resultado.

Estado

2

C

Transporte (Carry). Este bit é colocado a 1 pelas operações da ALU que geram transporte.

Estado

3

V

Excesso (Overflow). Este bit é colocado a 1 pelas operações da ALU cujo resultado é demasiado grande (em módulo) para ser representado correctamente, seja positivo ou negativo.

Estado

4

A

Bits de estado auxiliar para uso livre pelo utilizador para passar informação entre rotinas, por exemplo. Também pode ser usado na implementação do microcódigo por novas instruções.

Estado

5

TV

Excepção em caso de excesso (Trap on overflow). Se este bit estiver a 1, é gerada a excepção EXCESSO na instrução que produzir o excesso. Se estiver a 0, o excesso só actualiza o bit V.

Configuração

6

TD

Excepção em caso de divisão por 0 (Trap on DIV0). Se este bit estiver a 1, é gerada a excepção DIV0 numa instrução DIV ou UDIV com quociente 0 (não é gerada a excepção EXCESSO nem o bit V é posto a 1)

Configuração

7

IE

Permissão de Interrupções Externas (Interrupt Enable). Só com este bit a 1 as interrupções externas poderão ser atendidas

Configuração

8

IE0

Permissão da Interrupção Externa 0 (Interrupt Enable). Só com este bit a 1 os pedidos de interrupção no pino INT0 poderão ser atendidos

Configuração

9

IE1

Idem, para a interrupção INT1

Configuração

10

IE2

Idem, para a interrupção INT2

Configuração

11

IE3

Idem, para a interrupção INT3

Configuração

12

DE

Permissão de accessos directos à memória (DMA Enable). Só com este bit a 1 os pedidos de DMA no pino BRQ serão tidos em conta e eventualmente atendidos pelo processador

Configuração

13

NP

Nível de Protecção. 0=Sistema; 1=Utilizador. Define o nível de protecção corrente.

Estado

15, 14

R1, R0

Reservados para utilização futura

A definir